<p>I suppose that I need one week for this job (from 17.10-24.10).</p>
<p>Sent from my Android device. </p>
<p>Regards,<br>
Andrew Karpenkov</p>
<div class="gmail_quote">14.10.2012 23:42  "Alexander Chemeris" <<a href="mailto:alexander.chemeris@gmail.com">alexander.chemeris@gmail.com</a>> :<br type="attribution"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
What is your expectation - how much time do you need to debug this?<br>
<br>
On Sun, Oct 14, 2012 at 11:22 PM, Andrew Karpenkov<br>
<<a href="mailto:plddesigner@gmail.com">plddesigner@gmail.com</a>> wrote:<br>
> The problem is not in the registers, but the fact that the second unit does<br>
> not give the first unit to work, or vice versa.<br>
> Somewhere I made a mistake. I think so ..<br>
><br>
> Regards,<br>
> Andrew Karpenkov<br>
><br>
><br>
><br>
> 2012/10/14 Alexander Chemeris <<a href="mailto:alexander.chemeris@gmail.com">alexander.chemeris@gmail.com</a>><br>
>><br>
>> I thought it's the problem with<br>
>> registers of the DSP block in FPGA.<br>
><br>
><br>
<br>
<br>
<br>
--<br>
Regards,<br>
Alexander Chemeris.<br>
CEO, Fairwaves LLC /  <br>
<a href="http://fairwaves.ru" target="_blank">http://fairwaves.ru</a><br>
</blockquote></div>