Hi Thomas.<div><br></div><div><div><div>I couldn't wait your reply and start to implement 10kHz BW of PLL.</div><div>You can find here two pictures with results.</div><div>First of all I found that PLL tuning algorithm doesn't work properly at low PLL BW.</div>
<div>VCOCAP register (r0x19) should contain higher value at least for +3 units (to make CAP lower), otherwise freq's above 950MHz never locked.</div><div>Note, that you should read and change register 0x19 after autotuning.</div>
<div>Second, you can see some noise difference for the 925MHz because of used DIV=8 of the VCO, instead of DIV=4 for 942 and 960MHz.</div><div>Third, you can see PLL noice dependance with the charge pump current (r0x16).</div>
<div><br></div><div>On the other two pictures you can find which components have to be changed.</div><div>Thomas, please make one more measure of LO noise and jitter at PLL BW=10kHz by your instrument.</div><div>We need to know, is it real to reach modulation accuracy of 1.5 degrees RMS or impossible, just because of LMS PLL have bigger jitter.</div>
</div><div><br></div>Best regards,<div>Andrey Sviyazov.</div><br>
<br><br><div class="gmail_quote">2012/7/19 Andrey Sviyazov <span dir="ltr"><<a href="mailto:andrey.sviyazov@fairwaves.ru" target="_blank">andrey.sviyazov@fairwaves.ru</a>></span><br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Thomas.<div>I've calculate few PIF filters for PLL by the ADIsimPLL and found that RMS phase jitter in case of 5kHz and 50kHz only 0.33 and 0.46 degrees.</div><div>It is very small difference, so are you sure that I should implement 10kHz bandwidth filter as in USRP?</div>

<div><div>Actually it is absolutly not an problem for me to implement it, but I have to be sure.</div><div>I've calculated it for 10kHz bandwidth, noise plot will be around 75-80dBc/Hz @ 10kHz and 105-110 dBc/Hz @ 100kHz offset.</div>

</div><div class="HOEnZb"><div class="h5"><div><br></div><div>Best regards,<div>Andrey Sviyazov.</div><br>
<br><br><div class="gmail_quote">2012/7/19 Andrey Sviyazov <span dir="ltr"><<a href="mailto:andrey.sviyazov@fairwaves.ru" target="_blank">andrey.sviyazov@fairwaves.ru</a>></span><br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">

<div>Alexander.</div>I think that few pulses of LMS hardware reset (LMS_NRST-1 and LMS_NRST-2 pins) will be much easily than all registers checking.<div>BTW, are there reset pulses after power up or not?</div><div><br clear="all">


Best regards,<div>
Andrey Sviyazov.</div><div><div><br>
<br><br><div class="gmail_quote">2012/7/19 Alexander Chemeris <span dir="ltr"><<a href="mailto:alexander.chemeris@gmail.com" target="_blank">alexander.chemeris@gmail.com</a>></span><br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">



Guys, please keep track of all LMS configuration values which are not<br>
set to default during power on and we'll add them to our manual<br>
initialization script.<br>
<br>
On Thu, Jul 19, 2012 at 6:56 PM, Andrey Sviyazov<br>
<div><div><<a href="mailto:andrey.sviyazov@fairwaves.ru" target="_blank">andrey.sviyazov@fairwaves.ru</a>> wrote:<br>
> Sergey.<br>
> I'll play around GPS power and RTC supply, thank you for your help.<br>
><br>
> Thomas.<br>
> About r0x16 please be sure that sometimes it isn't set to default value<br>
> after power up (I saw it few times).<br>
> Also I think that possible those bad "power on reset" gave us unstable<br>
> result of LMS autocalibration.<br>
><br>
> Best regards,<br>
> Andrey Sviyazov.<br>
><br>
><br>
><br>
> 2012/7/19 sergey kostanbaev <<a href="mailto:sergey.kostanbaev@gmail.com" target="_blank">sergey.kostanbaev@gmail.com</a>><br>
>><br>
>> Which gives ~1.5khz cut-off, that's strange<br>
>><br>
>> Also I'd check GPS VDD and AVDD nosies<br>
>><br>
>><br>
>> On Thu, Jul 19, 2012 at 6:41 PM, Andrey Sviyazov<br>
>> <<a href="mailto:andrey.sviyazov@fairwaves.ru" target="_blank">andrey.sviyazov@fairwaves.ru</a>> wrote:<br>
>>><br>
>>> 1kOhm resistor and 0.1uF capacitor already exist between DAC and VC<br>
>>> input.<br>
>>> Of course I'll increase capacitance or resistance to be sure about VC<br>
>>> pin.<br>
>>><br>
>>> Best regards,<br>
>>> Andrey Sviyazov.<br>
>>><br>
>>><br>
>>><br>
>>> 2012/7/19 sergey kostanbaev <<a href="mailto:sergey.kostanbaev@gmail.com" target="_blank">sergey.kostanbaev@gmail.com</a>><br>
>>>><br>
>>>> No :) But it may cause.<br>
>>>><br>
>>>> I'd check all the line from FPGA to DAC to VCTXCO because VC pin is<br>
>>>> really sensible to any noise.<br>
>>>> - caused by power supply of DAC.<br>
>>>> - output noise of DAC.<br>
>>>> - algorithm of changing values<br>
>>>><br>
>>>> At first I'd inspect VC pin at VCTXCO and try to filter it with cut-off<br>
>>>> frequency 1-0.1 Hz<br>
>>>><br>
>>>><br>
>>>> On Thu, Jul 19, 2012 at 6:29 PM, Andrey Sviyazov<br>
>>>> <<a href="mailto:andrey.sviyazov@fairwaves.ru" target="_blank">andrey.sviyazov@fairwaves.ru</a>> wrote:<br>
>>>>><br>
>>>>> Sergey.<br>
>>>>> Is it really so frequently (32k/s updates at 1pps reference)?<br>
>>>>><br>
>>>>> Best regards,<br>
>>>>> Andrey Sviyazov.<br>
>>>>><br>
>>>>><br>
>>>>><br>
>>>>> 2012/7/19 sergey kostanbaev <<a href="mailto:sergey.kostanbaev@gmail.com" target="_blank">sergey.kostanbaev@gmail.com</a>><br>
>>>>>><br>
>>>>>><br>
>>>>>><br>
>>>>>> On Thu, Jul 19, 2012 at 6:10 PM, Andrey Sviyazov<br>
>>>>>> <<a href="mailto:andrey.sviyazov@fairwaves.ru" target="_blank">andrey.sviyazov@fairwaves.ru</a>> wrote:<br>
>>>>>>><br>
>>>>>>> Hi all.<br>
>>>>>>><br>
>>>>>>> I've found spurs on the LO noise plot at ~33kHz and ~66kHz offset<br>
>>>>>>> when GPS antenna used and position locked.<br>
>>>>>>> This spurs begin grow up when GPS just near to lock position and<br>
>>>>>>> after locking spurs stopped to grow as you can see at picture.<br>
>>>>>>> If thereafter GPS disconnected then noise coming back to normal plot.<br>
>>>>>>> I think that it is result of 32768Hz clock in the GPS module EB-230,<br>
>>>>>>> but can't understant how it can impact to 26MHz clock or VCO.<br>
>>>>>><br>
>>>>>><br>
>>>>>> As another idea it can be caused by continues GPS correction lead to<br>
>>>>>> DAC changes to the VCTXCO.<br>
>>>>>><br>
>>>>>>><br>
>>>>>>> Please tell me something who know.<br>
>>>>>>><br>
>>>>>>> Thomas.<br>
>>>>>>> Was GPS antenna connected when noise measured like on the picture<br>
>>>>>>> which you sent us (also attached here)?<br>
>>>>>>> I would to know because of anomal peak near to 30kHz offset too.<br>
>>>>>>><br>
>>>>>>> Best regards,<br>
>>>>>>> Andrey Sviyazov.<br>
>>>>>>><br>
>>>>>>><br>
>>>>>>><br>
>>>>>>> 2012/7/19 Andrey Sviyazov <<a href="mailto:andrey.sviyazov@fairwaves.ru" target="_blank">andrey.sviyazov@fairwaves.ru</a>><br>
>>>>>>>><br>
>>>>>>>> Sorry, that was meant to be sent to the mailing list :)<br>
>>>>>>>><br>
>>>>>>>> Best regards,<br>
>>>>>>>> Andrey Sviyazov.<br>
>>>>>>>><br>
>>>>>>>> ---------- Forwarded message ----------<br>
>>>>>>>> From: Andrey Sviyazov <<a href="mailto:andreysviyaz@gmail.com" target="_blank">andreysviyaz@gmail.com</a>><br>
>>>>>>>> Date: 2012/7/18<br>
>>>>>>>> Subject: LMS TxLO noise<br>
>>>>>>>><br>
>>>>>>>> Hi Thomas.<br>
>>>>>>>><br>
>>>>>>>> Here forwarded my last e-mail with noise plots when I stopped work<br>
>>>>>>>> around it at first time, please see below.<br>
>>>>>>>><br>
>>>>>>>> Please try to play around Tx PLL charge pump current (register 0x16)<br>
>>>>>>>> for better RMS phase stability.<br>
>>>>>>>> I think we should reach 1 degree or below.<br>
>>>>>>>><br>
>>>>>>>> Alexander gave me the second UmTRX board and after checking and<br>
>>>>>>>> fixing all known hardware issues I've got roughly the same LO noise plot.<br>
>>>>>>>> Possible Robin had no time to fixing all of our issues, so check<br>
>>>>>>>> them all please.<br>
>>>>>>>> And also check please what type of TCXO installed on your board.<br>
>>>>>>>><br>
>>>>>>>> Best regards,<br>
>>>>>>>> Andrey Sviyazov.<br>
>>>>>>>><br>
>>>>>>>> ---------- Forwarded message ----------<br>
>>>>>>>> From: Andrey Sviyazov <<a href="mailto:andreysviyaz@gmail.com" target="_blank">andreysviyaz@gmail.com</a>><br>
>>>>>>>> Date: 2012/4/13<br>
>>>>>>>> Subject: Re: LMS TxLO noise<br>
>>>>>>>><br>
>>>>>>>> Hi all.<br>
>>>>>>>><br>
>>>>>>>> There is progress with LMS PLL :)<br>
>>>>>>>> Pictures are attached here.<br>
>>>>>>>> t was discovered that 80 kHz spurs come from Ethernet, or rather<br>
>>>>>>>> from the ET1011.<br>
>>>>>>>> I unknowingly put the choke between transistor of 1V regulator and<br>
>>>>>>>> analog power 1V.<br>
>>>>>>>> As a result, the regulator has become unstable and oscillated 80 kHz<br>
>>>>>>>> with amplitude of 200 mV, which climbed into the LMS PLL.<br>
>>>>>>>> To correct this problem L46 should be replaced by jumper on all alfa<br>
>>>>>>>> version PCB's.<br>
>>>>>>>><br>
>>>>>>>> Also I just played with current in the PLL loop, shown on the<br>
>>>>>>>> picture for clarity.<br>
>>>>>>>> Proved to be the optimal current 1,9 mA (you should write 0x93 in<br>
>>>>>>>> the register of 0x16).<br>
>>>>>>>> But, I think, for the RxPLL will be better use of the current 2.4<br>
>>>>>>>> mA, because the nearest noises more important for Rx (you should write 0x98<br>
>>>>>>>> in the register 0x26).<br>
>>>>>>>><br>
>>>>>>>> Best regards,<br>
>>>>>>>> Andrey Sviyazov.<br>
>>>>>>>><br>
>>>>>>>><br>
>>>>>>><br>
>>>>>><br>
>>>>><br>
>>>><br>
>>><br>
>><br>
><br>
<br>
<br>
<br>
</div></div><div><div>--<br>
Regards,<br>
Alexander Chemeris.<br>
CEO, Fairwaves LLC /  <br>
<a href="http://fairwaves.ru" target="_blank">http://fairwaves.ru</a><br>
</div></div></blockquote></div><br></div></div></div>
</blockquote></div><br></div>
</div></div></blockquote></div><br></div>